Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Lưu vào:
Tác giả chính: | Đỗ Xuân, Tiến, Chu Đức, Toàn |
---|---|
Định dạng: | Bài trích |
Ngôn ngữ: | Vietnamese |
Thông tin xuất bản: |
2015
|
Chủ đề: | |
Truy cập trực tuyến: | http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/11394 |
Từ khóa: |
Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!
|
Tài liệu tương tự
-
Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Thông tin tác giả:: Đỗ Xuân, Tiến, và những người khác
Thông tin xuất bản: (2014) -
Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Thông tin tác giả:: Đỗ Xuân, Tiến, và những người khác
Thông tin xuất bản: (2018) -
Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Thông tin tác giả:: Đỗ Xuân, Tiến, và những người khác
Thông tin xuất bản: (2018) -
Advanced FPGA Design: Architecture, Implementation, and Optimization
Thông tin tác giả:: Kilts, Steve -
Điều khiển thiết bị bằng FPGA và Module SIM
Thông tin tác giả:: Đặng Thị Thu Vân