Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA

Lưu vào:
Hiển thị chi tiết
Tác giả chính: Đỗ Xuân, Tiến, Chu Đức, Toàn
Định dạng: Bài trích
Ngôn ngữ:Vietnamese
Thông tin xuất bản: 2015
Chủ đề:
Truy cập trực tuyến:http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/11394
Từ khóa: Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!