Thiết kế mạch số với VHDL và Verilog. Tập 2
Lưu vào:
| Tác giả chính: | |
|---|---|
| Định dạng: | text |
| Ngôn ngữ: | vie |
| Thông tin xuất bản: |
Lao động - xã hội,
|
| Chủ đề: | |
| Truy cập trực tuyến: | http://thuvien.vinhuni.edu.vn/Opac/DmdInfo.aspx?dmd_id=73061 |
| Từ khóa: |
Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!
|
| id |
vinhuni-http:--thuvien.vinhuni.edu.vn-Opac-DmdInfo.aspx?dmd_id=73061 |
|---|---|
| record_format |
dspace |
| spelling |
vinhuni-http:--thuvien.vinhuni.edu.vn-Opac-DmdInfo.aspx?dmd_id=730612016-12-29Thiết kế mạch số với VHDL và Verilog. Tập 2Tống Văn OnKT điện - ĐTLao động - xã hội, 2007texthttp://thuvien.vinhuni.edu.vn/Opac/DmdInfo.aspx?dmd_id=73061vie |
| institution |
Trường Đại học Vinh |
| collection |
KiposVINH |
| language |
vie |
| topic |
KT điện - ĐT |
| spellingShingle |
KT điện - ĐT Tống Văn On Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| format |
text |
| author |
Tống Văn On |
| author_facet |
Tống Văn On |
| author_sort |
Tống Văn On |
| title |
Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| title_short |
Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| title_full |
Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| title_fullStr |
Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| title_full_unstemmed |
Thiết kế mạch số với VHDL và Verilog. Tập 2 |
| title_sort |
thiết kế mạch số với vhdl và verilog. tập 2 |
| publisher |
Lao động - xã hội, |
| url |
http://thuvien.vinhuni.edu.vn/Opac/DmdInfo.aspx?dmd_id=73061 |
| work_keys_str_mv |
AT tongvanon thietkemachsovoivhdlvaverilogtap2 |
| _version_ |
1775610365135028224 |