Thiết kế vật lý cho chip đồ họa trên Module PCle với tối ưu tần số và năng lượng thấp sử dụng công nghệ TSMC 28NM
DA.ĐT.23.372; 76 tr
Lưu vào:
Tác giả chính: | Đào, Thanh Bình |
---|---|
Đồng tác giả: | Huỳnh, Việt Thắng, TS |
Định dạng: | Đồ án |
Ngôn ngữ: | Vietnamese |
Thông tin xuất bản: |
Trường Đại học Bách Khoa - Đại học Đà Nẵng
2024
|
Chủ đề: | |
Truy cập trực tuyến: | http://tainguyenso.dut.udn.vn/handle/DUT/2682 |
Từ khóa: |
Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!
|
Tài liệu tương tự
-
KHẢO SÁT HIỆN TRẠNG VI NHỰA TRONG LOÀI CHÍP CHÍP (Paratapes undulatus) PHÂN BỐ Ở VỊNH ĐÀ NẴNG
Thông tin tác giả:: Phan, Thị Thảo Linh
Thông tin xuất bản: (2022) -
Phát triển công nghệ thiết kế chip - Vấn đề cần ưu tiên
Thông tin tác giả:: PGS.TS. Trương Hữu, Chí
Thông tin xuất bản: (2015) -
ĐIỀU TRA HIỆN TRẠNG KHAI THÁC NGUỒN LỢI CHÍP CHÍP (Paratapes Undulatus) Ở VÙNG CỬA SÔNG HÀN TP. ĐÀ NẴNG
Thông tin tác giả:: Nguyễn, Thị Hồng
Thông tin xuất bản: (2022) -
Phân tích hiệu năng của các thiết kế sram trên công nghệ tsmc 90nm CMOS = Performance analysis of sram designs using tsmc 90nm CMOS technology
Thông tin tác giả:: Phạm, Văn Khoa, và những người khác
Thông tin xuất bản: (2023) -
Kinh nghiệm triển khai thẻ chip theo chuẩn EMV của Malaysia
Thông tin tác giả:: Đỗ Văn, Hữu
Thông tin xuất bản: (2014)